

Année universitaire : 2024/2025
 Groupe : M1 Instrumentation
 Semestre : S2

	08H00-09H30	09H30-11H00	11H00-12H30	12H30-14H00	14H00-15H30	15H30-17H00
Dimanche	Avant-projet	Compatibilité électromagnétique		Microprocesseurs et DSP	Microprocesseurs et DSP	
	Cours	Cours		Cours	TD	
	L 1.1	L 1.1		L 1.1	L 1.1	
	F. Amiri	B. Griouz		A. Younsi	A. Younsi	
Lundi	Avant-projet / VHDL - FPGA (1/15) & Réseaux industriels (1/15)		Electronique numérique avancée : VHDL – FPGA		Avant-projet / VHDL - FPGA (1/15) & Réseaux industriels (1/15)	
	TP		Cours		TP	
	Lab.4 / Lab.3 & Lab.1		L 1.1		Lab.4 / Lab.3 & Lab.1	
	F. Amiri / x		H. Bourouba		x / A. Boukaache & C. Mehadjebia	
Mardi	Robotique	Microprocesseurs et DSP	Electronique numérique avancée : VHDL – FPGA			
	Cours	Cours	TD			
	L 1.1	L 1.1	L 1.1			
	D. Boudjehem	A. Younsi	H. Bourouba			
Mercredi	Systèmes asservis numériques	Systèmes asservis numériques	Ethique, déontologie et propriété intellectuelle		Systèmes asservis numériques / Microprocesseurs et DSP	
	Cours	TD	Cours		TP	
	L 1.1	L 1.1	Online		Lab.4 / CC4	
	A. Boukaache	A. Boukaache	M. Taba		M. Nemissi / H. Doghmane	
Jeudi		Réseaux et communications insdustriels	Réseaux et communications insdustriels			
		Cours	TD			
		L 1.1	L 1.1			
		C. Mehadjebia	C. Mehadjebia			

NB : La mention " Cours C " désigne un cours commun entre plusieurs groupes. (Version Finale)

le lundi un sous groupe il va faire le TP (Avant projet) de 8:00 -11H:00
et l'autre sous groupe il va faire le TP de FPGA-VHDL et Réseaux industriels à 12H:30-15H:30

[BACK TO M](#)

MENU

